أخبار

يمكن أن تصبح التكنولوجيا معروفة جيدًا من مجال مهني ضيق نسبيًا.هناك أسباب تاريخية ولا يمكن فصلها عن الترويج للشركات الشهيرة.إن Apple هي التي تجلب SiP للجمهور ، ويمكن للتغليف المتقدم أن يجذب انتباه الجمهور على نطاق واسع.لأن TSMC (TSMC).
قالت Apple إن i Watch تستخدم تقنية SiP ، وقد أصبحت SiP معروفة على نطاق واسع منذ ذلك الحين ؛قال TSMC إنه بالإضافة إلى التكنولوجيا المتقدمة ، أريد أيضًا الانخراط في تغليف متقدم ، وقد ذكرت الصناعة أن التغليف المتقدم له نفس المكانة المهمة مثل التكنولوجيا المتقدمة.
صورة
في السنوات الأخيرة ، استمرت تقنيات التعبئة والتغليف المتقدمة في الظهور ، كما ظهرت مصطلحات جديدة واحدة تلو الأخرى ، مما جعل الناس مبهرين قليلاً.في الوقت الحالي ، هناك ما لا يقل عن العشرات من الأسماء المتقدمة المتعلقة بالتعبئة والتغليف التي يمكن إدراجها.
على سبيل المثال: WLP (حزمة مستوى رقاقة) ، FIWLP (حزمة مستوى رقاقة المروحة) ، FOWLP (حزمة مستوى رقاقة المروحة) ، eWLB (مصفوفة مستوى رقاقة البسكويت المضمنة) ، CSP (حزمة مقياس الرقاقة) ، WLCSP (مستوى رقاقة) رقاقة) حزمة مقياس) ، CoW (رقاقة على رقاقة) ، WoW (رقاقة على رقاقة) ، FOPLP (حزمة مستوى لوحة Fan-Out) ، InFO (مخرج مروحة مدمج) ، CoWoS (رقاقة على رقاقة على ركيزة) ، HBM (ذاكرة عرض النطاق الترددي العالي) ، HMC (مكعب ذاكرة هجين) ، إدخال عريض (خرج عريض) ، EMIB (جسر ربط متعدد القوالب مضمن) ، Foveros ، Co-EMIB ، ODI (اتصال متعدد الاتجاهات) ، 3D IC ، SoIC ، X-Cube ... إلخ ... هذه كلها تقنيات تعبئة متقدمة.
كيف نميز وفهم تقنيات التغليف المتقدمة المبهرة هذه؟هذا ما سيقوله هذا المقال للقارئ.
بادئ ذي بدء ، من أجل تسهيل التمييز ، نقسم التغليف المتقدم إلى فئتين: ① تقنية تغليف متقدمة تعتمد على امتداد المستوى XY ، بشكل أساسي من خلال RDL لتمديد الإشارة والتوصيل البيني ؛② تقنية تعبئة متقدمة تعتمد على امتداد المحور Z ، بشكل أساسي من خلال TSV الذي يؤدي تمديد الإشارة والتوصيل البيني.

تكنولوجيا التعبئة والتغليف المتقدمة على أساس تمديد الطائرة XY
يشير المستوى XY هنا إلى المستوى XY للرقاقة أو الشريحة.السمة المميزة لهذا النوع من الحزم هو أنه لا يوجد TSV عبر السيليكون عبر.يتم تحقيق طريقة أو تقنية تمديد الإشارة بشكل أساسي بواسطة طبقة RDL.عادة لا توجد ركيزة ، ويتم توصيل أسلاك RDL بجسم السيليكون للرقاقة ، أو يتم توصيلها بالقولبة.نظرًا لأن منتج الحزمة النهائي لا يحتوي على ركيزة ، فإن هذا النوع من العبوات رقيق نسبيًا ويستخدم حاليًا على نطاق واسع في الهواتف الذكية.

1. FOWLP

FOWLP (حزمة مستوى ويفر Fan-out) هي نوع من WLP (حزمة مستوى ويفر) ، لذلك نحن بحاجة إلى فهم حزمة مستوى رقاقة WLP أولاً.
قبل ظهور تقنية WLP ، تم تنفيذ خطوات عملية التغليف التقليدية بشكل أساسي بعد تقطيع وتقطيع القالب.تم تقطيع الرقاقة أولاً ثم تعبئتها في أشكال مختلفة.

ظهر WLP حوالي عام 2000. هناك نوعان: Fan-in (fan-in) و Fan-Out (fan-out).التعبئة والتغليف على مستوى WLP يختلف عن التعبئة والتغليف التقليدية.في عملية التغليف ، تكون معظم العمليات صحيحة.يتم تشغيل الرقاقة ، أي أن التغليف الكلي (التغليف) يتم إجراؤه على الرقاقة ، ويتم إجراء التكعيب بعد اكتمال التغليف.
نظرًا لأن التكعيب يتم بعد اكتمال التعبئة والتغليف ، فإن حجم الرقاقة المعبأة يكون تقريبًا نفس حجم الشريحة العارية ، لذلك يُطلق عليها أيضًا CSP (حزمة مقياس الرقاقة) أو WLCSP (تغليف مقياس رقاقة مستوى رقاقة).هذا النوع من العبوات يتوافق مع المنتجات الاستهلاكية.يعتبر اتجاه السوق للمنتجات الإلكترونية خفيفًا وصغيرًا وقصيرًا ورقيقًا ، والسعة والتحريض الطفيلية صغيرة نسبيًا ، ولديها مزايا التكلفة المنخفضة وتبديد الحرارة الجيد.
في البداية ، تعتمد WLP في الغالب نوع Fan-in ، والذي يمكن تسميته Fan-in WLP أو FIWLP ، والذي يستخدم بشكل أساسي في رقائق ذات مساحة صغيرة وعدد صغير من المسامير.

مع تحسين تقنية IC ، تتقلص منطقة الرقاقة ، ولا يمكن أن تستوعب منطقة الرقاقة عددًا كافيًا من المسامير.لذلك ، فإن نموذج حزمة Fan-Out WLP ، المعروف أيضًا باسم FOWLP ، مشتق ، والذي يدرك الاستخدام الكامل لـ RDL خارج منطقة الشريحة لإجراء الاتصالات.احصل على المزيد من الدبابيس.

FOWLP ، نظرًا لأنه سيتم توجيه RDL و Bump إلى محيط الرقاقة العارية ، فمن الضروري تقطيع الرقاقة المكشوفة أولاً ، ثم إعادة تكوين الشريحة العارية المستقلة في عملية الرقاقة ، وعلى هذا الأساس ، من خلال عملية الدُفعات وتمعدن الوصلات البينية لتشكيل الحزمة النهائية.تظهر عملية التعبئة والتغليف FOWLP في الشكل أدناه.

يتم دعم FOWLP من قبل العديد من الشركات ، ولدى الشركات المختلفة طرق تسمية مختلفة.يوضح الشكل التالي FOWLP المقدمة من الشركات الكبرى.

سواء كانت Fan-in أو Fan-out ، فإن الاتصال بين عبوة WLP على مستوى رقاقة و PCB يكون على شكل رقاقة قلب ، والجانب النشط للرقاقة يواجه لوحة الدوائر المطبوعة ، والتي يمكن أن تحقق أقصر مسار كهربائي ، والذي يضمن أيضًا سرعة أعلى وتأثيرات طفيلية أقل.من ناحية أخرى ، نظرًا لاستخدام عبوات الدُفعات ، يمكن تغليف الرقاقة بالكامل مرة واحدة ، كما أن خفض التكلفة هو قوة دافعة أخرى لتعبئة الرقاقات على مستوى.
2. معلومات
InFO (Integrated Fan-out) هي تقنية تعبئة FOWLP متقدمة طورتها TSMC في عام 2017. إنها تكامل في عملية FOWLP ، والتي يمكن فهمها على أنها تكامل عمليات Fan-Out متعددة الرقاقات ، بينما تركز FOWLP على Fan -Out عملية التعبئة والتغليف نفسها.
أعطى InFO مساحة لدمج رقائق متعددة ، والتي يمكن تطبيقها على تغليف رقائق التردد اللاسلكي والرقائق اللاسلكية ، وتغليف المعالجات ورقائق النطاق الأساسي ، وتغليف معالجات الرسومات وشرائح الشبكة.الشكل أدناه هو رسم تخطيطي لمقارنة FIWLP و FOWLP و InFO.

لطالما تم إنتاج معالج iPhone من Apple بواسطة Samsung في السنوات الأولى ، لكن TSMC بدأ من Apple's A11 وتلقى الطلبات لجيلين من معالجات iPhone واحدًا تلو الآخر.قم بتوصيل وتقليل السماكة وإخلاء مساحة قيّمة للبطاريات أو الأجزاء الأخرى.
بدأت Apple في تغليف InFO من iPhone 7 ، وستواصل استخدامه في المستقبل.iPhone 8 و iPhone X ، بما في ذلك العلامات التجارية الأخرى للهواتف المحمولة في المستقبل ، سيبدأون أيضًا في استخدام هذه التقنية.أدت إضافة Apple و TSMC إلى تغيير حالة تطبيق تقنية FOWLP ، والتي ستمكن السوق من قبول تقنية التغليف FOWLP (InFO) وتطبيقها بشكل تدريجي.
3. FOPLP
تعتمد حزمة مستوى لوحة FOPLP (حزمة مستوى لوحة Fan-out) على أفكار وتكنولوجيا FOWLP ، ولكنها تستخدم لوحة أكبر ، لذلك يمكنها إنتاج منتجات مغلفة بحجم عدة أضعاف حجم رقائق رقاقة السيليكون 300 مم.
تعد تقنية FOPLP امتدادًا لتقنية FOWLP.يتم تنفيذ عملية Fan-Out على لوحة حامل مربعة أكبر ، لذلك تسمى تقنية التعبئة والتغليف FOPLP.يمكن أن تكون اللوحة الحاملة للوحة لوحة حامل PCB أو لوحة حامل زجاجية لألواح الكريستال السائل.
في الوقت الحاضر ، تستخدم FOPLP حامل ثنائي الفينيل متعدد الكلور مثل 24 × 18 بوصة (610 × 457 مم) ، وتبلغ مساحتها حوالي 4 أضعاف مساحة رقاقة سيليكون 300 مم.لذلك ، يمكن اعتبارها ببساطة عملية واحدة يمكن قياسها.إنتاج منتجات تغليف متطورة بحجم 4 أضعاف حجم رقاقات السيليكون 300 مم.
مثل عملية FOWLP ، يمكن لتقنية FOPLP دمج عملية ما قبل وبعد التغليف ، والتي يمكن اعتبارها عملية تغليف لمرة واحدة ، لذلك يمكنها تقليل تكاليف الإنتاج والمواد بشكل كبير.يوضح الشكل أدناه المقارنة بين FOWLP و FOPLP.

تستخدم FOPLP تقنية إنتاج ثنائي الفينيل متعدد الكلور لإنتاج RDL.عرض الخط وتباعد الأسطر حاليًا أكبر من 10 ميكرومتر.تستخدم معدات SMT لتركيب الرقائق والمكونات السلبية.نظرًا لأن مساحة اللوحة أكبر بكثير من مساحة الرقاقة ، يمكن استخدامها بمجرد تعبئة المزيد من المنتجات.بالمقارنة مع FOWLP ، تتمتع FOPLP بميزة تكلفة أكبر.في الوقت الحاضر ، تستثمر كبرى شركات التغليف العالمية بما في ذلك Samsung Electronics و ASE بنشاط في تقنية معالجة FOPLP.
4. EMIB
EMIB (الجسر المضمن متعدد القوالب) للتعبئة والتغليف المتقدمة لجسر الربط متعدد القوالب المضمن تقترحها شركة إنتل وتطبقها بنشاط.على عكس الحزم المتقدمة الثلاث الموضحة أعلاه ، فإن EMIB عبارة عن حزمة من نوع الركيزة ، نظرًا لأن EMIB لا يتم تقسيم TSV أيضًا إلى تقنية تعبئة متقدمة تعتمد على امتداد مستوى XY.
يتشابه مفهوم EMIB مع حزمة 2.5D القائمة على وسيط السيليكون ، وهو اتصال محلي عالي الكثافة من خلال السيليكون.مقارنة بحزمة 2.5 التقليدية ، نظرًا لعدم وجود TSV ، تتمتع تقنية EMIB بمزايا عائد الحزمة العادي ، ولا توجد عملية إضافية وتصميم بسيط.
لا يمكن تصنيع رقائق SoC التقليدية ووحدة المعالجة المركزية ووحدة معالجة الرسومات ووحدة التحكم في الذاكرة ووحدة التحكم في الإدخال والإخراج إلا باستخدام عملية واحدة.باستخدام تقنية EMIB ، تتمتع وحدة المعالجة المركزية ووحدة معالجة الرسومات بمتطلبات معالجة عالية ، ويمكنهما استخدام عملية 10 نانومتر ، ويمكن لوحدة IO ووحدة الاتصالات استخدام عملية 14 نانومتر ، ويمكن لجزء الذاكرة استخدام عملية 22 نانومتر ، ويمكن لتقنية التغليف المتقدمة EMIB دمج ثلاث عمليات مختلفة في معالج واحد.الشكل أدناه رسم تخطيطي لـ EMIB.

بالمقارنة مع وسيط السيليكون (interposer) ، فإن مساحة رقاقة السيليكون EMIB أصغر وأكثر مرونة وأكثر اقتصادا.يمكن لتكنولوجيا التغليف EMIB أن تجمع وحدة المعالجة المركزية ، IO ، GPU وحتى FPGA ، AI والرقائق الأخرى معًا وفقًا للاحتياجات ، ويمكن أن تجمع شرائح من العمليات المختلفة مثل 10 نانومتر ، 14 نانومتر ، 22 نانومتر ، إلخ معًا في شريحة واحدة ، تتكيف مع الاحتياجات من الأعمال المرنة.

من خلال طريقة EMIB ، تدمج منصة KBL-G معالجات Intel Core ووحدات معالجة الرسومات AMD Radeon RX Vega M ، وفي الوقت نفسه تتمتع بقوة الحوسبة القوية لمعالجات Intel وقدرات الرسومات الممتازة لوحدات معالجة الرسومات AMD ، فضلاً عن الحرارة الممتازة تجربة التبديد..لقد خلقت هذه الشريحة التاريخ ورفعت تجربة المنتج إلى مستوى جديد.

تقنية تعبئة متقدمة تعتمد على امتداد المحور Z.
تقنية التغليف المتقدمة القائمة على امتداد المحور Z هي أساسًا لتمديد الإشارة والتوصيل البيني من خلال TSV.يمكن تقسيم TSV إلى 2.5D TSV و 3D TSV.من خلال تقنية TSV ، يمكن تكديس وتوصيل العديد من الرقائق رأسياً.
في تقنية 3D TSV ، تكون الرقائق قريبة جدًا من بعضها البعض ، لذا سيكون التأخير أقل.بالإضافة إلى ذلك ، يمكن أن يؤدي تقصير طول التوصيل البيني إلى تقليل التأثيرات الطفيلية ذات الصلة وجعل الجهاز يعمل بتردد أعلى ، مما يؤدي إلى تحسين الأداء وزيادة درجة خفض التكلفة.
تقنية TSV هي التقنية الرئيسية للتعبئة ثلاثية الأبعاد ، بما في ذلك الشركات المصنعة لأشباه الموصلات المتكاملة ، ومسابك تصنيع الدوائر المتكاملة ، ومسابك التغليف ، ومطورو التكنولوجيا الناشئة ، والجامعات ومعاهد البحوث ، والتحالفات التكنولوجية ومؤسسات البحث الأخرى التي نفذت العديد من جوانب عملية TSV .البحث والتطوير.
بالإضافة إلى ذلك ، يحتاج القراء إلى ملاحظة أنه على الرغم من أن تقنية التغليف المتقدمة القائمة على امتداد المحور Z تستخدم بشكل أساسي TSV لتمديد الإشارة والتوصيل البيني ، فإن RDL لا غنى عنه أيضًا.على سبيل المثال ، إذا كان لا يمكن محاذاة TSVs للرقائق العلوية والسفلية ، فإنها تحتاج إلى تمرير RDL لأداء التوصيل البيني المحلي.
5. CoWoS
CoWoS (Chip-on-Wafer-on-Substrate) هي تقنية تغليف 2.5D أطلقتها TSMC.تقوم CoWoS بتعبئة الشريحة على وسيط سيليكون (interposer) ، واستخدام أسلاك عالية الكثافة على وسيط السيليكون للتوصيل البيني.قم بتوصيله ، ثم قم بتثبيته على ركيزة الحزمة ، كما هو موضح في الشكل أدناه.

يأتي كل من CoWoS و InFO المذكور أعلاه من TSMC.يحتوي CoWoS على متداخل سيليكون ، لكن InFO لا يمتلكه.تستهدف CoWoS السوق المتطورة ، وعدد الاتصالات وحجم الحزمة كبير نسبيًا.يستهدف InFO السوق الفعال من حيث التكلفة ، مع أحجام حزم أصغر وعدد أقل من التوصيلات.
بدأت TSMC في الإنتاج الضخم لـ CoWoS في عام 2012. من خلال هذه التقنية ، يتم تجميع شرائح متعددة معًا ، ومن خلال التوصيل البيني عالي الكثافة لـ Silicon Interposer ، فقد حققت تأثير حجم الحزمة الصغير ، والأداء العالي ، واستهلاك الطاقة المنخفض ، وعدد أقل من المسامير.
تُستخدم تقنية CoWoS على نطاق واسع.GP100 من Nvidia وشريحة Google TPU2.0 خلف AlphaGo التي هزمت Ke Jie كلها تستخدم تقنية CoWoS.الذكاء الاصطناعي AI هو أيضًا وراء مساهمة CoWoS.في الوقت الحالي ، يتم دعم CoWoS من قبل الشركات المصنعة للشرائح المتطورة مثل NVIDIA و AMD و Google و XilinX و Huawei HiSilicon.
6. HBM
ذاكرة HBM (ذاكرة النطاق الترددي العالي) ذات النطاق الترددي العالي ، خاصة لسوق بطاقات الرسومات المتطورة.تستخدم HBM تقنيات 3D TSV و 2.5 D TSV لتكديس شرائح ذاكرة متعددة معًا من خلال 3D TSV ، وتستخدم تقنية 2.5D TSV لربط شرائح الذاكرة المكدسة ووحدات معالجة الرسومات على لوحة الناقل.يوضح الشكل أدناه مخططًا تخطيطيًا لتقنية HBM.

يحتوي HBM حاليًا على ثلاثة إصدارات ، وهي HBM و HBM2 و HBM2E ، مع عرض نطاق ترددي يبلغ 128 جيجا بايت في الثانية / Stack و 256 جيجا بايت في الثانية / Stack و 307 جيجا بايت في الثانية / Stack على التوالي.لا يزال أحدث HBM3 قيد التطوير.
استخدمت AMD معيار HBM الرئيسي من AMD و NVIDIA و Hynix لأول مرة معيار HBM في بطاقات الرسومات الرئيسية الخاصة بها ، مع عرض نطاق لذاكرة الفيديو يصل إلى 512 جيجابايت في الثانية ، وتابعت NVIDIA عن كثب ، باستخدام معيار HBM لتحقيق 1 تيرابايت من عرض النطاق الترددي لذاكرة الفيديو.مقارنةً بالذاكرة DDR5 ، تم تحسين أداء HBM بأكثر من 3 مرات ، ولكن يتم تقليل استهلاك الطاقة بنسبة 50٪.
7. مؤسسة حمد الطبية
مكعب التخزين الهجين HMC (مكعب الذاكرة الهجين) ، يتم الترويج لمعاييره بشكل أساسي من قبل شركة Micron ، والسوق المستهدف هو سوق الخوادم المتطورة ، خاصة بالنسبة للهندسة متعددة المعالجات.تستخدم HMC شرائح DRAM مكدسة لتحقيق عرض نطاق أكبر للذاكرة.بالإضافة إلى ذلك ، تدمج HMC وحدة التحكم في الذاكرة (وحدة التحكم في الذاكرة) في حزمة مكدس DRAM من خلال تقنية تكامل 3D TSV.يوضح الشكل التالي الرسم التخطيطي لتكنولوجيا HMC.

بمقارنة HBM و HMC ، يمكن ملاحظة أن الاثنين متشابهان للغاية.تكدس كل من شرائح DRAM وربطها من خلال 3D TSV ، وهناك شرائح تحكم منطقية تحتها.الفرق بين الاثنين هو أن HBM مترابط من خلال Interposer و GPU ، بينما HMC مثبت مباشرة على Substrate ، ويفتقر إلى Interposer و 2.5D TSV في الوسط.
في مكدس HMC ، يبلغ قطر 3D TSV حوالي 5-6um ، والعدد يتجاوز 2000+.عادة ما يتم تخفيف رقائق DRAM إلى 50um ، ويتم توصيل الرقائق بواسطة 20um MicroBump.
في الماضي ، تم بناء وحدات التحكم في الذاكرة في المعالجات ، لذلك في الخوادم المتطورة ، عندما يلزم استخدام عدد كبير من وحدات الذاكرة ، يكون تصميم وحدة التحكم في الذاكرة معقدًا للغاية.الآن بعد أن تم دمج وحدة التحكم في الذاكرة في وحدة الذاكرة ، تم تبسيط تصميم وحدة التحكم في الذاكرة إلى حد كبير.بالإضافة إلى ذلك ، تستخدم HMC واجهة تسلسلية عالية السرعة (SerDes) لتنفيذ واجهة عالية السرعة ، وهي مناسبة للمواقف التي يكون فيها المعالج والذاكرة بعيدًا.
8. على نطاق واسع IO
يتم الترويج لتقنية المدخلات والمخرجات ذات النطاق العريض (Wide-IO) (خرج المدخلات العريض) بشكل أساسي بواسطة Samsung.لقد وصلت إلى الجيل الثاني.يمكنه تحقيق عرض واجهة ذاكرة يصل إلى 512 بت.يمكن أن يصل تردد التشغيل لواجهة الذاكرة إلى 1 جيجاهرتز ، ويمكن أن يصل إجمالي عرض النطاق الترددي للذاكرة إلى 68 جيجابايت في الثانية.إنه ضعف عرض النطاق الترددي لواجهة DDR4 (34 جيجابايت في الثانية).
يتم تحقيق Wide-IO من خلال تكديس شريحة الذاكرة على شريحة المنطق ، ويتم توصيل شريحة الذاكرة بشريحة المنطق والركيزة من خلال 3D TSV ، كما هو موضح في الشكل أدناه.

يتمتع Wide-IO بمزايا حزمة التراص الرأسي لهندسة TSV ، والتي يمكن أن تساعد في إنشاء تخزين متنقل بكل من السرعة والسعة وخصائص الطاقة لتلبية احتياجات الأجهزة المحمولة مثل الهواتف الذكية والأجهزة اللوحية ووحدات التحكم في الألعاب المحمولة.السوق المستهدف الرئيسي هو الأجهزة المحمولة التي تتطلب استهلاكًا منخفضًا للطاقة.
9. فوفيروس
بالإضافة إلى عبوة EMIB المتقدمة الموصوفة سابقًا ، قدمت Intel أيضًا تقنية Foveros النشطة على متن الطائرة.في مقدمة Intel التقنية ، يُطلق على Foveros اسم 3D Face to Face Chip Stack للتكامل غير المتجانسة ، وهي مجموعة شرائح تكامل غير متجانسة ثلاثية الأبعاد وجهاً لوجه.
الفرق بين EMIB و Foveros هو أن الأولى عبارة عن تقنية تغليف ثنائية الأبعاد ، بينما الأخيرة عبارة عن تقنية تغليف مكدسة ثلاثية الأبعاد.بالمقارنة مع عبوات 2D EMIB ، فإن Foveros أكثر ملاءمة للمنتجات صغيرة الحجم أو المنتجات ذات متطلبات عرض النطاق الترددي العالي للذاكرة.في الواقع ، لا يوجد فرق كبير بين EMIB و Foveros في أداء ووظائف الرقاقة.تم دمج كلا الرقائق ذات المواصفات والوظائف المختلفة لتلعب أدوارًا مختلفة.ومع ذلك ، من حيث الحجم واستهلاك الطاقة ، ظهرت مزايا تكديس Foveros 3D.قوة البيانات المرسلة بواسطة Foveros لكل بت منخفضة للغاية.يجب أن تتعامل تقنية Foveros مع تقليل درجة الاهتزاز وزيادة الكثافة وتقنية تكديس الرقائق.
يوضح الشكل التالي الرسم التخطيطي لتقنية التعبئة والتغليف Foveros 3D.

أول رقاقة LakeField ذات التصميم المكدس ثلاثي الأبعاد من Foveros ، وهي تدمج معالج Ice Lake 10 نانومتر ونواة 22 نانومتر ، مع وظائف الكمبيوتر الكاملة ، ولكن الحجم لا يتجاوز بضعة سنتات.
على الرغم من أن Foveros هي تقنية تغليف ثلاثية الأبعاد أكثر تقدمًا ، إلا أنها ليست بديلاً عن EMIB.ستجمع إنتل بين الاثنين في التصنيع اللاحق.
10. Co-EMIB (Foveros + EMIB)
Co-EMIB عبارة عن مجمع من EMIB و Foveros.EMIB هي المسؤولة بشكل أساسي عن الاتصال الأفقي ، بحيث يتم تقطيع شرائح النوى المختلفة معًا مثل اللغز ، في حين أن Foveros عبارة عن مكدس رأسي ، تمامًا مثل مبنى شاهق.يمكن أن يكون لكل طابق تصميمات مختلفة كاملة ، مثل صالة ألعاب رياضية في الطابق الأول ومبنى مكاتب في الطابق الثاني وشقة في الطابق الثالث.
تسمى تقنية التغليف التي تجمع بين EMIB و Foveros Co-EMIB ، وهي طريقة تصنيع شرائح أكثر مرونة تسمح للرقائق بالاستمرار في التقسيم أفقيًا أثناء تكديسها.لذلك ، يمكن لهذه التقنية لصق شرائح Foveros ثلاثية الأبعاد معًا من خلال EMIB لإنشاء نظام شرائح أكبر.الشكل أدناه هو رسم تخطيطي لتكنولوجيا Co-EMIB.

يمكن أن توفر تقنية التغليف Co-EMIB أداءً يضاهي أداء الشريحة الواحدة.مفتاح تحقيق هذه التقنية هو تقنية التوصيل البيني متعدد الاتجاهات ODI (Omni-Directional Interconnect).ODI نوعان مختلفان.بالإضافة إلى ربط أنواع المصاعد في طوابق مختلفة ، هناك أيضًا جسور علوية تربط هياكل ثلاثية الأبعاد مختلفة ، بالإضافة إلى طبقات بينية بين الطوابق ، بحيث يمكن أن تتمتع مجموعات الشرائح المختلفة بمرونة عالية للغاية.تسمح تقنية التغليف ODI بربط الرقائق أفقيًا ورأسيًا.

يستخدم Co-EMIB طريقة تغليف جديدة ثلاثية الأبعاد وثنائية الأبعاد لتحويل التفكير في تصميم الرقائق من أحجية مسطحة في الماضي إلى كومة من الخشب.لذلك ، بالإضافة إلى بنيات الحوسبة الجديدة الثورية مثل الحوسبة الكمومية ، يمكن القول بأن CO-EMIB يحافظ على أفضل الممارسات في بنية الحوسبة الحالية والبيئة.
11. SoIC

SoIC ، المعروف أيضًا باسم TSMC-SoIC ، هي تقنية جديدة اقترحتها TSMC-System-on-Integrated-Chips.من المتوقع أن يتم إنتاج تقنية SoIC الخاصة بـ TSMC بكميات كبيرة في عام 2021.
ما هو بالضبط SoIC؟إن ما يسمى SoIC عبارة عن تقنية تكديس متعددة الرقائق مبتكرة يمكنها أداء تكامل على مستوى الرقاقة للعمليات التي تقل عن 10 نانومتر.الميزة الأكثر تميزًا لهذه التقنية هي هيكل الترابط غير المطلق ، لذلك فهي تتمتع بكثافة تكامل أعلى وأداء تشغيل أفضل.
يتضمن SoIC شكلين تقنيين: CoW (رقاقة على رقاقة) و WoW (رقاقة على رقاقة).من وصف TSMC ، SoIC عبارة عن رابط مباشر بين WoW wofer-to-wafer أو CoW رقاقة إلى رقاقة تنتمي إلى تقنية Front-End 3D (FE 3D) ، في حين أن InFO و CoWoS المذكورين أعلاه ينتميان إلى Back-End تقنية 3D (BE 3D).تعاونت TSMC و Siemens EDA (Mentor) في تقنية SoIC وأطلقت أدوات التصميم والتحقق ذات الصلة.
الشكل أدناه هو مقارنة بين تكامل 3D IC و SoIC.

على وجه التحديد ، فإن عملية تصنيع SoIC و 3D IC متشابهة إلى حد ما.إن مفتاح SoIC هو تحقيق بنية تقاطع بدون نتوءات ، وكثافة TSV أعلى من كثافة 3D IC التقليدية ، والتي يمكن تحقيقها مباشرة بواسطة TSV صغير للغاية.الترابط بين طبقات الرقائق.يوضح الشكل أعلاه مقارنة كثافة TSV وحجم النتوء بين 3D IC و SoIC.يمكن ملاحظة أن كثافة TSV في SoIC أعلى بكثير من كثافة 3D IC.في الوقت نفسه ، يعتمد الترابط بين رقائقه أيضًا على تقنية الربط المباشر no-Bump.تكون خطوة الشريحة أصغر وكثافة التكامل أعلى.لذلك ، فإن منتجاتها أفضل أيضًا من المنتجات التقليدية.يتمتع 3D IC بكثافة وظيفية أعلى.
12. اكس كيوب
X-Cube (eXtended-Cube) هي تقنية متكاملة ثلاثية الأبعاد أعلنت عنها شركة Samsung يمكنها استيعاب المزيد من الذاكرة في مساحة أصغر وتقصير مسافة الإشارة بين الوحدات.
يتم استخدام X-Cube في العمليات التي تتطلب أداءً عاليًا وعرض نطاق ترددي ، مثل 5G ، والذكاء الاصطناعي ، والأجهزة المحمولة أو القابلة للارتداء ، والتطبيقات التي تتطلب قوة حوسبة عالية.يستخدم X-Cube تقنية TSV لتكديس SRAM أعلى الوحدة المنطقية ، والتي يمكن أن تستوعب ذاكرة أكبر في مساحة أصغر.
يمكن أن نرى من مخطط عرض تقنية X-Cube أنه ، على عكس التغليف المتوازي ثنائي الأبعاد السابق للرقائق المتعددة ، تسمح حزمة X-Cube 3D بتكديس وتعبئة شرائح متعددة ، مما يجعل هيكل الرقاقة النهائي أكثر إحكاما.تُستخدم تقنية TSV لتوصيل الرقائق ، مما يقلل من استهلاك الطاقة مع زيادة معدل النقل.سيتم تطبيق التكنولوجيا على أحدث تقنيات 5G و AI و AR و HPC والرقائق المحمولة والواقع الافتراضي وغيرها من المجالات.

تقلل تقنية X-Cube بشكل كبير من مسافة نقل الإشارة بين الرقائق ، وتزيد من سرعة نقل البيانات ، وتقلل من استهلاك الطاقة ، ويمكنها تخصيص عرض النطاق الترددي للذاكرة وكثافتها وفقًا لاحتياجات العملاء.في الوقت الحاضر ، يمكن لتقنية X-Cube أن تدعم بالفعل عمليات 7 نانومتر و 5 نانومتر.ستواصل Samsung التعاون مع شركات أشباه الموصلات العالمية لنشر هذه التكنولوجيا في جيل جديد من الرقائق عالية الأداء.
خاتمة تكنولوجيا التعبئة والتغليف المتقدمة
في هذه المقالة ، نصف تقنيات التعبئة والتغليف الأكثر شيوعًا والأكثر تقدمًا اليوم.الجدول التالي هو مقارنة أفقية لتقنيات التغليف المتقدمة السائدة.

من المقارنة ، يمكننا أن نرى أن الظهور والتطور السريع للتغليف المتقدم كان بشكل أساسي في السنوات العشر الماضية.تتضمن تقنية تكاملها بشكل أساسي 2D ، 2.5D ، 3D ، 3D + 2D ، 3D + 2.5D ، وكثافة وظيفتها منخفضة أيضًا.ومتوسط ​​وعالي ومرتفع للغاية.تشمل مجالات التطبيق 5G و AI والأجهزة القابلة للارتداء والأجهزة المحمولة والخوادم عالية الأداء والحوسبة عالية الأداء والرسومات عالية الأداء وغيرها من المجالات.من بين موردي التطبيقات الرئيسيين TSMC و Intel و SAMSUNG وغيرها من الشركات المصنعة للشرائح الشهيرة ، وهذا يعكس أيضًا اتجاه تكامل التغليف المتقدم وتصنيع الرقائق.

أخيرًا ، دعنا نلخص: الغرض من التغليف المتقدم هو:

تحسين كثافة الوظيفة وتقصير طول الاتصال البيني وتحسين أداء النظام وتقليل الاستهلاك الكلي للطاقة.

يطرح التغليف المتقدم أيضًا متطلبات جديدة لأدوات EDA.تحتاج أدوات EDA إلى أن تكون قادرة على دعم تصميم FIWLP و FOWLP و 2.5D TSV و 3D TSV ، وتحتاج أيضًا إلى دعم التصميم متعدد الركائز ، لأن المنتج يحتوي على عامل تداخل من السيليكون (inteposer) وغالبًا ما يتم دمج ركائز التغليف (الركيزة) معًا ، وأطلقت كبرى شركات EDA أدوات جديدة لدعم التصميم والتحقق من العبوات المتقدمة ، بما في ذلك Synopsys و Cadence و Siemens EDA (Mentor) تشارك بنشاط.

يوضح الشكل التالي لقطة شاشة لتصميم الحزمة المتقدم لأداة Siemens EDA XPD.يشتمل التصميم على تصميم ثلاثي الأبعاد TSV و 2.5 D TSV و Interposer و Substrate و FlipChip و Microbump و BGA وعناصر أخرى مفصلة ودقيقة في أداة EDA.