أخبار

في الاجتماع الدولي للأجهزة الإلكترونية لعام 2020 (IEDM) الأخير ، قدمت Imec ورقة حول بنية خلية DRAM جديدة بدون مكثف.

تُستخدم DRAM للذاكرة الرئيسية في الأنظمة ، وتعتمد الأجهزة الأكثر تقدمًا اليوم على عمليات 18 نانومتر إلى 15 نانومتر تقريبًا.يبلغ الحد المادي للذاكرة الحيوية حوالي 10 نانومتر.

يعتمد DRAM نفسه على بنية خلية ذاكرة أحادية الترانزستور ومكثف واحد (1T1C).تكمن المشكلة في أنه أصبح من الصعب قياس أو تقليص المكثف في كل عقدة.

وفقًا لـ Imec ، "تواجه زيادة سعة ذاكرة DRAM التقليدية بسعة 1T1C بما يتجاوز كثافة 32 جيجا بايت تحديين رئيسيين"."أولاً ، الصعوبات في مقياس ترانزستور الصفيف القائم على Si تجعل من الصعب الحفاظ على مقاومة التيار الخارج والخط العالمي المطلوب مع تقليل حجم الخلية.ثانيًا ، التكامل ثلاثي الأبعاد وقابلية التوسع - المسار النهائي نحو ذاكرة DRAM عالية الكثافة - مقيد بالحاجة إلى مكثف تخزين. "

في مجال البحث والتطوير ، تعمل الصناعة على العديد من تقنيات الذاكرة من الجيل التالي لتحل محل DRAM.بعد ذلك ، يعمل البعض على طرق لتوسيع DRAM اليوم باستخدام مواد جديدة.

على سبيل المثال ، ابتكر Imec بنية خلية DRAM تقوم بتنفيذ اثنين من ترانزستورات الأغشية الرقيقة من الإنديوم والجاليوم وأكسيد الزنك (IGZO-TFTs) ولا يوجد مكثف تخزين.تُظهر خلايا DRAM في تكوين 2T0C (2 ترانزستور 0 مكثف) وقت استبقاء أطول من 400 ثانية لأبعاد مختلفة من الخلايا.وهذا بدوره يقلل من معدل تحديث الذاكرة واستهلاك الطاقة.

تقلل القدرة على معالجة IGZO-TFTs في خط تصنيع نهاية الخط (BEOL) من أثر الخلية وتفتح إمكانية تكديس الخلايا الفردية.

"إلى جانب وقت الاستبقاء الطويل ، تقدم خلايا DRAM المستندة إلى IGZO-TFT ميزة رئيسية ثانية على تقنيات DRAM الحالية.على عكس Si ، يمكن تصنيع ترانزستورات IGZO-TFT في درجات حرارة منخفضة نسبيًا وبالتالي فهي متوافقة مع معالجة BEOL.هذا يسمح لنا بتحريك محيط خلية ذاكرة DRAM تحت مصفوفة الذاكرة ، مما يقلل بشكل كبير من أثر موت الذاكرة.بالإضافة إلى ذلك ، تفتح معالجة BEOL المسارات نحو تكديس خلايا DRAM الفردية ، وبالتالي تمكين معماريات 3D-DRAM.سيساعد حلنا المبتكر في هدم ما يسمى بجدار الذاكرة ، مما يسمح لذاكرة DRAM بالاستمرار في لعب دور حاسم في التطبيقات المطلوبة مثل الحوسبة السحابية والذكاء الاصطناعي.

14 نانومتر STT-MRAM
في IEDM أيضًا ، قدمت IBM ورقة حول تقنية MRAM (STT-MRAM) المدمجة الأولى في العالم في عقدة عملية CMOS 14 نانومتر.

تم تصميم تقنية STT-MRAM الخاصة بشركة IBM لتطبيقات الذاكرة المدمجة والتخزين المؤقت في الأجهزة المحمولة والتخزين والأنظمة الأخرى.

تقنية ذاكرة من الجيل التالي ، STT-MRAM جذابة لأنها تتميز بسرعة SRAM وعدم تقلب الفلاش مع قدرة تحمل غير محدودة.STT-MRAM هي بنية أحادية الترانزستور مع خلية ذاكرة تقاطع نفق مغناطيسي (MTJ).يستخدم مغناطيسية دوران الإلكترون لتوفير خصائص غير متطايرة في الرقائق.تشترك وظيفتا الكتابة والقراءة في نفس المسار المتوازي في خلية MTJ.

هناك نوعان من STT-MRAM - شرائح مستقلة ومدمجة.يتم شحن STT-MRAM المستقلة واستخدامها في محركات أقراص الحالة الصلبة للمؤسسات (SSDs.)

تهدف STT-MRAM أيضًا إلى استبدال ذاكرة فلاش NOR المدمجة حاليًا في وحدات التحكم الدقيقة (MCUs) والرقائق الأخرى.STT-MRAM موجه أيضًا لتطبيقات ذاكرة التخزين المؤقت.

تدمج MCU اليوم عدة مكونات على نفس الشريحة ، مثل وحدة المعالجة المركزية (CPU) و SRAM والذاكرة المدمجة والأجهزة الطرفية.تُستخدم الذاكرة المضمنة لتخزين التعليمات البرمجية ، والتي تعمل على تمهيد الجهاز وتسمح له بتشغيل البرامج.يُطلق على أحد أكثر أنواع الذاكرة المضمنة شيوعًا ذاكرة فلاش NOR.ذاكرة فلاش NOR متينة وتعمل في التطبيقات المضمنة.

لكن NOR ينفد من القوة ويصعب توسيع نطاقه إلى ما وراء عقد 28nm / 22nm.بالإضافة إلى ذلك ، أصبحت NOR أو eFlash المضمنة مكلفة للغاية في العقد المتقدمة.

هذا هو المكان الذي تتناسب فيه STT-MRAM - ستحل محل NOR المدمج عند 28 نانومتر / 22 نانومتر وما بعده."ومع ذلك ، فقد تم تقييد هذه التطبيقات المتقدمة بسبب اثنين من التحديات الرئيسية: 1) تحسين أداء MTJ لتقليل التيارات الكتابة أثناء التحكم في التوزيعات ؛و 2) زيادة دائرة MRAM / CMOS وكثافة الخلية لتحجيم العقدة المتقدمة.سلط العمل الرائد السابق ، الذي تم إجراؤه في العقد 28 نانومتر - 22 نانومتر ، الضوء على التحدي المتمثل في دمج MTJs ذات الملعب الضيق ضمن المساحة الرأسية القصيرة المتاحة بين مستويات BEOL المعدنية - وهو تحد حال حتى الآن دون تطوير عقدة 14 نانومتر eMRAM "، قال دانيال إيدلشتاين ، زميل IBM في الصحيفة.ساهم آخرون في العمل.

"هنا ، نعرض أول تقنية eMRAM لعقدة 14 نانومتر.باستخدام وحدة ماكرو eMRAM بسعة 2 ميجابايت ، نحقق تكاملاً عند درجة MTJ ضيقة (160 نانومتر) ، والتي تتناسب عموديًا بين M1 و M2.يعمل هذا الموضع على زيادة أداء دائرة eMRAM إلى الحد الأقصى من خلال التخلص من طفيليات BEOL المكدسة ، وتقليل حجم الشريحة والتكلفة عن طريق مسح مسارات الأسلاك العلوية للمنطق ، وتقليل العدد الإجمالي للمستويات لتوصيل مصفوفات كبيرة (قد تحتاج هذه المستويات n + 3 Cu لـ MTJs الموضوعة على المستوى Mn ، ومن هنا جاءت ميزة n = 1).نحن نثبت وظائف القراءة والكتابة ، بما في ذلك كتابة الأداء حتى 4ns ، ونوضح أنه يمكن إضافة وحدة عملية eMRAM مع الحفاظ على متطلبات موثوقية BEOL المنطقية ، "

"مكنت العديد من ابتكارات معالجة الوحدات من هذا التكامل ، بما في ذلك القطب السفلي المصغر (μ-stud) الجديد (BEL) ، والتحكم الدقيق في نمط MTJ والأغشية العازلة ، وتحسين BEL / MTJ المعدني ، وتحسين ما بعد MTJ المنخفض -ك التخطيط عبر مناطق المصفوفة والمنطق.

غير مثالي ReRAM
أظهر CEA-Leti تقنية التعلم الآلي التي تستغل السمات "غير المثالية" لذاكرة الوصول العشوائي المقاومة (ReRAM).

لقد تغلب الباحثون على العديد من الحواجز لتطوير أجهزة قائمة على ReRAM من أجل حافة الحوسبة.

يستخدم التعلم الآلي ، وهو مجموعة فرعية من الذكاء الاصطناعي ، شبكة عصبية في النظام.تقوم الشبكة العصبية بسحق البيانات وتحديد الأنماط في النظام.بعد ذلك ، يطابق أنماطًا معينة ويتعلم أي من هذه السمات مهم.

ReRAM ، في الوقت نفسه ، هو أيضًا نوع ذاكرة من الجيل التالي.ReRAM لديها زمن انتقال أقل للقراءة وأداء كتابة أسرع من ذاكرة فلاش اليوم.في ReRAM ، يتم تطبيق الجهد على كومة من المواد ، مما يؤدي إلى حدوث تغيير في المقاومة التي تسجل البيانات في الذاكرة.

ReRAM ، ومع ذلك ، يصعب تطويره.فقط عدد قليل منهم قاموا بشحن قطع غيار في السوق.هناك قضايا أخرى.قال Thomas Dalgaty من CEA-Leti في مجلة Nature Electronics ، وهي مجلة تكنولوجية: "تستخدم الأساليب الحالية عادةً خوارزميات التعلم التي لا يمكن التوفيق بينها وبين السمات غير المثالية الجوهرية للذاكرة المقاومة ، ولا سيما التباين من دورة إلى أخرى".

قال دالغاتي: "هنا ، أبلغنا عن مخطط للتعلم الآلي يستغل تنوع memristor لتنفيذ عينات Monte Carlo لسلسلة Markov في مجموعة ملفقة من 16384 جهازًا تم تكوينها كنموذج Bayesian للتعلم الآلي"."يوضح نهجنا المتانة في تدهور الجهاز عند عشرة ملايين دورة تحمل ، واستنادًا إلى عمليات المحاكاة على مستوى الدائرة والنظام ، يقدر إجمالي الطاقة المطلوبة لتدريب النماذج بترتيب ميكرو جول ، وهو أقل بشكل ملحوظ مما هو عليه في التكميلية المقاربات القائمة على المعادن وأكسيد وأشباه الموصلات (CMOS) ". (من مارك لابيدوس)