أخبار

تكثف صناعة أشباه الموصلات جهودها في مجال التغليف المتقدم ، وهو نهج أصبح أكثر انتشارًا مع تصميمات الرقائق الجديدة والمعقدة.

تقوم المسابك و OSATs وغيرها بإطلاق الموجة التالية من تقنيات التغليف المتقدمة ، مثل 2.5D / 3D ، و chiplets و fan-out ، وهم يطورون تقنيات تغليف أكثر غرابة تعد بتحسين الأداء وتقليل الطاقة وتحسين الوقت سوق.يختلف كل نوع حزمة ، مع مقايضات مختلفة.كما كان من قبل ، فإن الفكرة وراء التعبئة المتقدمة هي تجميع قوالب معقدة في حزمة ، وإنشاء تصميم على مستوى النظام.لكن التغليف المتقدم يواجه بعض التحديات الفنية والتكلفة.

التعبئة والتغليف المتقدمة ليست جديدة.لسنوات ، كانت الصناعة تجمع القوالب في عبوات.ولكن تم استخدام الحزم المتقدمة عادةً للتطبيقات المتطورة بسبب التكلفة.

اليوم ، على الرغم من ذلك ، أصبحت التعبئة والتغليف المتقدمة خيارًا أكثر قابلية للتطبيق لتطوير تصميم رقاقة معقد لعدة أسباب.عادةً ، لتطوير التصميم ، تطور الصناعة نظامًا على شريحة (SoC) باستخدام تحجيم الرقاقة لتلائم وظائف مختلفة في قالب أحادي واحد.لكن التوسع أصبح أكثر صعوبة وتكلفة في كل عقدة ، ولا يستفيد كل شيء من التوسع.

مثال على ذلك: واجهت شركة Intel ، وهي من أشد المؤيدين لتوسيع نطاق الرقاقة منذ فترة طويلة ، العديد من التأخيرات في عملية 10 نانومتر بسبب العديد من مواطن الخلل في التصنيع.تعمل Intel الآن على تكثيف تصميماتها ذات 10 نانومتر ، لكنها أخّرت مؤخرًا 7 نانومتر وسط مشكلات العائد.بينما تتعهد الشركة بأنها ستصلح المشكلة وتستمر في توسيع نطاق رقاقاتها ، فإنها تقوم أيضًا بالتحوط من رهاناتها من خلال تكثيف جهود التعبئة والتغليف.

تمضي شركتا Samsung و TSMC ، وهما صانعا الرقائق الرائدان الآخران ، قدماً في توسيع نطاق الرقائق عند 5 نانومتر وما بعده.لكن Samsung و TSMC ، بالإضافة إلى المسابك الأخرى ، تعمل أيضًا على توسيع جهود التعبئة والتغليف.وتواصل OSATs ، التي توفر خدمات التغليف من طرف ثالث ، تطوير حزم متقدمة جديدة.

لن يحل التغليف المتقدم كل مشكلة في تصميم الرقائق.تحجيم رقاقة لا يزال خيارا.لكن ما تغير هو أن تقنيات الحزم الجديدة أكثر تنافسية.

قال Kim Yess ، المدير التنفيذي لمواد WLP في Brewer Science: "يعتبر التغليف حقًا المرحلة التالية لإنجاز ما هو مطلوب عندما لا يكون تفضيل تقليص العقدة خيارًا واضحًا"."البنى الإبداعية يمكن أن تتيح التصنيع الناضج بكميات كبيرة للأجهزة النشطة والسلبية ليتم تعبئتها بطريقة تجعل نتائج الأداء أكثر قوة وتكلفة ملكية أقل."

لا يوجد نوع حزمة واحد يمكنه تلبية جميع الاحتياجات."يعتمد الاختيار على التطبيق ، الذي يحدد الشكل الذي ستبدو عليه بنية العبوة.إن الأمر كله يتعلق بما تريد أن يكون عليه الأداء وعامل الشكل الذي تحتاجه للجهاز النهائي ، "قال Yess.

لذلك ، يقوم البائعون بتطوير عدة أنواع.فيما يلي بعض من أحدث التقنيات:

تقوم ASE و TSMC بتطوير أنظمة توزيع بجسور من السيليكون.يتم استخدام Fan-out لدمج القوالب في حزمة ، وتوفر الجسور التوصيلات من قالب إلى آخر.
تقوم شركة TSMC بتطوير جسور من السيليكون لـ 2.5D ، وهي تقنية متطورة للتكديس بالقالب.
تقوم العديد من الشركات بتطوير chiplets ، وهي طريقة لدمج القوالب وربطها في حزمة.تعمل شركة إنتل وغيرها على تطوير مواصفات ربط جديدة للموت المتقطع.
يقوم منتدى عمل الإنترنت البصري (OIF) بتطوير مواصفات جديدة للموت للقطع ، مما يتيح تصميمات اتصالات جديدة.

لماذا التعبئة والتغليف؟
لعقود من الزمان ، قدم صانعو الرقائق تقنية معالجة جديدة ذات كثافة ترانزستور أكبر كل 18 إلى 24 شهرًا.في هذا الإيقاع ، قدم البائعون شرائح جديدة بناءً على تلك العملية ، مما يتيح للأجهزة كثافة أكبر من الترانزستور ومنتجات إلكترونية جديدة ذات قيمة أكبر.

ولكن أصبح من الصعب الحفاظ على هذه الصيغة في العقد المتقدمة.أصبحت الرقائق أكثر تعقيدًا بميزات أصغر ، وارتفعت تكاليف تصميم وتصنيع IC بشكل كبير.في الوقت نفسه ، امتد إيقاع العقدة التي تم تحجيمها بالكامل من 18 شهرًا إلى 2.5 سنة أو أكثر.

"إذا قارنت 45 نانومتر إلى 5 نانومتر ، وهو ما يحدث اليوم ، فإننا نرى زيادة 5 أضعاف في تكلفة الرقائق.قال بن راثساك ، نائب الرئيس ونائب المدير العام في TEL America ، إن هذا يرجع إلى عدد خطوات المعالجة المطلوبة لصنع هذا الجهاز.

نظرًا لارتفاع تكاليف التصميم ، يمكن لعدد أقل من البائعين تحمل تكلفة تطوير أجهزة متطورة.لا تتطلب العديد من الرقائق عقدًا متقدمة.

لكن العديد من التصميمات لا تزال تتطلب عمليات متقدمة."إذا كنت تتبع قانون مور ، فستعتقد أن التوسع أو الابتكار يتوقف.بصراحة ، هذا ليس صحيحًا.وقال راثساك إن كمية الأجهزة وكيفية انتشارها تنمو بمعدل قوي.

يظل القياس خيارًا للتصميمات الجديدة ، على الرغم من أن الكثيرين يبحثون عن بدائل مثل التغليف المتقدم.قال والتر نج ، نائب رئيس تطوير الأعمال في UMC: "يدفع الزخم عددًا أكبر من العملاء في المزيد من التطبيقات لاستكشاف حلول بديلة بدلاً من الحلول الكبيرة أحادية القالب للسيليكون المتطور الباهظ الثمن"."سوف نتحرك دائمًا في اتجاه الحاجة إلى وظائف أكثر تعقيدًا.هذا يعني عادة رقائق أكبر.لقد نجحنا دائمًا في إدارة ذلك من خلال القدرة على الانتقال إلى العقدة التكنولوجية التالية ، والتي واجهت نفس تحديات التكلفة والقوة.نحن الآن في النقطة التي تبدأ فيها هذه القدرة في أن تصبح غير مجدية وأصبحت الحلول البديلة أمرًا لا بد منه.توفر حلول التعبئة والتغليف المتقدمة ، إلى جانب مناهج الربط المبتكرة ، بعضًا من تلك البدائل الجذابة.لكن علينا أن نضع في اعتبارنا أن اقتصاديات الرقائق المعنية ستحدد التنفيذ النهائي ".

لعقود من الزمن ، كان التغليف فكرة متأخرة.انها ببساطة مغلفة يموت.وفي تدفق التصنيع ، يقوم صانعو الرقائق بمعالجة الرقائق على رقاقة في المصنع.ثم يتم تقطيع الرقائق إلى مكعبات وتجميعها في عبوات تقليدية بسيطة.

الحزم التقليدية ناضجة وغير مكلفة ، لكنها محدودة في الأداء الكهربائي وكثافة التوصيل البيني.هذا هو المكان الذي تتناسب فيه العبوات المتقدمة. فهي تتيح أداءً أعلى مع المزيد من عمليات الإدخال / الإخراج في الأنظمة.

2.5D مقابل المروحة
تتوفر العديد من أنواع التعبئة والتغليف المتقدمة في السوق ، مثل 2.5D / 3D و fan-out.كلا النوعين يتجهان نحو المزيد من الوظائف و I / Os ، مما يدعم قوالب أكبر وأكثر تعقيدًا.

Fan-out هي تقنية تغليف على مستوى رقاقة ، حيث يتم تعبئة القوالب في رقاقة.في مشهد التعبئة والتغليف ، تتناسب المروحة في المساحة المتوسطة إلى الراقية.تبيع Amkor و ASE و JCET و TSMC حزم توزيع الهواء.

في أحد أمثلة التهوية ، يتم تكديس قالب DRAM على شريحة منطقية في حزمة.هذا يجعل الذاكرة أقرب إلى المنطق ، مما يتيح مزيدًا من النطاق الترددي.

تتكون حزم التهوية من قوالب وطبقات إعادة التوزيع (RDLs).RDLs هي الوصلات المعدنية النحاسية التي تربط كهربائيًا أحد أجزاء الحزمة بآخر.تقاس RDLs بالخط والفضاء ، والتي تشير إلى عرض وميل أثر المعدن.

يتم تقسيم Fan-out إلى جزأين - كثافة قياسية وعالية.تستهدف تطبيقات الهاتف المحمول والمستهلكين ، يتم تعريف التوزيع القياسي الكثافة على أنه حزمة بها أقل من 500 إدخال / إخراج و RDL أكبر من 8 ميكرومتر ومساحة.نظرًا لأنه مصمم للتطبيقات المتطورة ، فإن المروحة عالية الكثافة بها أكثر من 500 إدخال / إخراج مع RDLs أقل من 8 ميكرومتر ومساحة.

في نهاية المطاف ، يقوم البائعون بتطوير وحدات التوزيع باستخدام RDLs في خط / مساحة 2 ميكرومتر وما بعده.قال ساندي وين ، مهندس تكامل العمليات في Coventor ، "لمواكبة النطاق الترددي ومتطلبات الإدخال / الإخراج الحالية ، تتقلص بشكل متزايد عروض خطوط RDL ومتطلبات الملعب ، وتتم معالجتها على نحو مشابه لتوصيلات BEOL باستخدام معالجة النحاس الدمشقي لتمكين خطوط أصغر". ، وهي شركة أبحاث لام ، في مدونة.

لتصنيع العبوات المروحية ، توضع القوالب في هيكل يشبه الرقاقة باستخدام مركب قالب إيبوكسي.يتم تشكيل RDLs.يتم قطع يموت الفرد ، وتشكيل حزمة.

لدى Fan-out بعض التحديات.عندما يتم وضع القوالب في المركب ، يمكن أن تتحرك أثناء العملية.يمكن أن يؤثر هذا التأثير ، المسمى تحول القالب ، على العائد.

في وقت واحد ، كان عدد المشجعين محدودًا في عدد الإدخال / الإخراج.الآن ، تتجه المروحة عالية الكثافة نحو ارتفاع عدد عمليات الإدخال / الإخراج وتغزو المنطقة المتطورة التي تحتفظ بها 2.5D.

2.5D عبارة عن تقنية حزمة متراصة متطورة.لن يزيح Fan-out 2.5D.لكن المروحة أقل تكلفة ، لأنها لا تتطلب مداخلة مثل 2.5D.

ومع ذلك ، تدعم المروحة عالية الكثافة عددًا أكبر من الرقائق التي تتطلب حزمًا أكبر.عادةً ما يستخدم مجتمع التغليف مصطلح "شبكاني" هنا.يستخدم في إنتاج الرقائق ، والشبكاني أو القناع هو نموذج رئيسي لتصميم IC.يمكن لشبكة شبكية أن تستوعب أحجام قوالب تصل إلى 858 مم² تقريبًا.إذا كان القالب أكبر ، فسيقوم صانع الرقائق بمعالجة شريحة على أكثر من شبكاني واحد.

على سبيل المثال ، قد تتطلب شريحة كبيرة شبكتين شبكيتين (حجم شبكاني 2X).بعد ذلك ، في تدفق الإنتاج ، يتم تطوير الشبكتين بشكل منفصل وخياطتهما معًا ، وهي عملية مكلفة.

وفي الوقت نفسه ، تقوم شركة TSMC بشحن عبوات قابلة للتهوية بحجم شبكاني 1.5X.قال دوجلاس يو ، نائب رئيس الربط البيني والتعبئة والتغليف في TSMC: "نهدف إلى إدخال حجم شبكاني 1.7 مرة في الإنتاج في الربع الرابع من هذا العام"."سيتم تأهيل شبكاني 2.5X بحلول الربع الأول من عام 21".

توفر حزم التوزيع الكبيرة للعملاء بعض الخيارات الجديدة.لنفترض أنك تريد حزمة بذاكرة عرض النطاق الترددي العالي (HBM).في HBM ، يتم تكديس قوالب DRAM فوق بعضها البعض ، مما يتيح مزيدًا من عرض النطاق الترددي في الأنظمة.

تم العثور على HBM بشكل أساسي في حزم 2.5D عالية الجودة ومكلفة.الآن ، مع أحجام العبوات الأكبر ، تقوم ASE و TSMC بتطوير حزم توزيع أقل تكلفة تدعم HBM.

هناك خيارات أخرى جديدة.تقوم ASE و TSMC بتطوير أنظمة توزيع بجسور من السيليكون.كانت إنتل أول شركة طورت جسور السيليكون.يوجد الجسر في عبوات عالية الجودة ، وهو عبارة عن قطعة صغيرة من السيليكون تربط قالبًا بآخر في عبوة.يتم وضع الجسور كبديل أرخص من أجهزة التداخل 2.5D.

تتعهد شركة Bridges بتوفير وظائف جديدة للتوزيع.على سبيل المثال ، تتميز المروحة التقليدية لـ TSMC بمسافة 40 ميكرومتر مع 3 طبقات RDL في خط / مساحة 2 ميكرومتر -2 ميكرومتر."(جسر السيليكون الخاص بـ TSMC) يمكن أن تقلل الملعب المحلي إلى 25 ميكرومتر لتوفير مساحة الرقاقة.يوفر خط RDL والمسافة عند 0.4 ميكرومتر و 0.4 ميكرومتر كثافة اتصال أعلى بكثير ، "قال يو.

2.5D ، في غضون ذلك ، لن تختفي.يقوم البعض بتطوير بنى أجهزة ضخمة مع المزيد من I / Os.في الوقت الحالي ، 2.5D هو الخيار الوحيد هنا.

في 2.5D ، يتم تكديس القوالب فوق أداة التداخل ، والتي تتضمن شرائح من خلال السيليكون (TSVs).يعمل الوسيط كجسر بين الرقائق واللوحة ، مما يوفر مزيدًا من I / Os وعرض النطاق الترددي.

في أحد الأمثلة ، يمكن للبائع دمج FPGA بأربعة مكعبات HBM.في مكعب واحد فقط ، تجمع أحدث تقنيات HBM2E من سامسونج ثماني وحدات ذاكرة DRAM من فئة 10 نانومتر 16 جيجا بايت على بعضها البعض.يتم توصيل القوالب باستخدام 40.000 TSV ، مما يتيح سرعات نقل بيانات تبلغ 3.2 جيجابت في الثانية.

كما هو الحال في التوزيع ، فإن 2.5D يتوسع أيضًا.على سبيل المثال ، تقوم TSMC بتطوير جسر من السيليكون لـ 2.5D ، مما يمنح العملاء المزيد من الخيارات.تستعد TSMC لنسخة شبكية 1.5X (4 HBMs) بحجم شبكاني 3.0X (8 HBMs) في البحث والتطوير.

أخيرًا ، يظل 2.5D خيارًا للنهاية العالية ، لكن المروحة تغلق الفجوة.فكيف تتراكم المروحة مقابل 2.5D؟في الورقة البحثية ، قارنت ASE - التي تطلق على تقنية FOCoS الخاصة بها - نوعين من حزم التهوية (الشريحة الأولى والأخيرة) مقابل 2.5D.تتكون كل حزمة من ASIC و HBM.كان الهدف هو مقارنة صفحة الاعوجاج ، إجهاد عازل منخفض k ، إجهاد interposer / RDL ، موثوقية المفصل والأداء الحراري.

قال Wei-Hong Lai من ASE في الورقة: "إن صفحة الالتواء لنوعي حزم FOCoS أقل من 2.5D بسبب عدم تطابق CTE الأصغر بين قالب التحرير والسرد والركيزة المكدسة"."الإجهاد (المنخفض k) لـ FOCoS لكل من الشريحة الأولى والأخيرة أقل من 2.5D."

كان نحاس التوصيل البيني لـ 2.5D أقل إجهادًا من المروحة.قال لاي: "2.5D ، FOCoS الأول للشريحة و FOCoS الأخير للرقاقة لهما أداء حراري مماثل ، وكلها جيدة بما يكفي للتطبيقات عالية الطاقة".

المزيد من الخيارات — chiplets و SiPs
إلى جانب 2.5D والتوزيع ، يمكن للعملاء أيضًا تطوير حزمة متقدمة مخصصة.تشمل الخيارات الدوائر المتكاملة ثلاثية الأبعاد والشرائح والوحدات متعددة الشرائح (MCM) والنظام داخل الحزمة (SiP).من الناحية الفنية ، هذه ليست أنواع حزم.إنها بنى أو منهجيات مستخدمة لتطوير حزمة مخصصة.

SiP عبارة عن حزمة أو وحدة نمطية مخصصة ، تتكون من نظام إلكتروني وظيفي أو نظام فرعي ، وفقًا لـ ASE.يتضمن SiP مجموعة متنوعة من التقنيات في صندوق الأدوات ، والتي قد تتضمن أجهزة مختلفة ، وخواص ، وأنظمة ربط ، من بين أشياء أخرى.بالاختيار من بين هذه الخيارات ، يمكن للعميل تطوير حزمة SiP مخصصة لتلائم متطلباتها.

Chiplets هي خيار آخر.مع chiplets ، قد يكون لدى صانع الرقائق قائمة بالقوالب المعيارية ، أو chiplets ، في مكتبة.يمكن أن يكون لل Chiplets وظائف مختلفة في العقد المختلفة.يمكن للعملاء مزج ومطابقة chiplets وربطها باستخدام مخطط ربط يموت يموت.

من المحتمل أن تحل الألواح الخشبية مشكلة كبيرة.في العقد المتقدمة ، يكون القالب المتآلف كبيرًا ومكلفًا.باستخدام الشرائح ، يمكن للعملاء تقسيم القالب الأكبر إلى قطع أصغر ، وبالتالي تقليل التكلفة وزيادة الغلة.قال جان فاردامان ، رئيس TechSearch International: "نود أن نقول إن رقاقة صغيرة تفصل قالبًا مترابطًا إلى أجزاء ثم تصنع الأجزاء ، لكنها لا تزال تعمل كقالب واحد".

هناك فوائد أخرى."في النهاية ، تتعلق تقنيات التعبئة والتغليف بزيادة الكثافة وتقليل الطاقة ، مما يسمح بتوصيل شرائح chiplets في حزمة بوظائف تتطابق مع وظائف SoC المتجانسة أو تتجاوزها.قال رامون ناجيسيتي ، مدير العمليات وتكامل المنتج في إنتل ، في عرض تقديمي حديث: "تشتمل فوائد هذا النهج على تكلفة أقل ومرونة أكبر ووقت أسرع للتسويق".

باستخدام نهج chiplet ، يمكن للبائعين تطوير 3D-ICs أو MCMs.تقوم MCMs بدمج القوالب وتوصيلها في وحدة نمطية.يمكن أن يأتي 3D-IC في عدة أشكال.قد يتضمن تكديس المنطق على الذاكرة أو المنطق على المنطق في حزمة.

قامت شركة Intel ، على سبيل المثال ، بتطوير العديد من البنى الشبيهة بالرقائق.تمتلك الشركة قطعًا داخلية لتطوير هذه البنى ، بما في ذلك كتل IP الخاصة بها ، وجسور السيليكون وتقنية الربط البيني.

الشكل 1: تقنيات 2.5D و 3D باستخدام تقنيات جسر Intel و Foveros.المصدر: Intel

يعتبر الترابط المتقطع أمرًا بالغ الأهمية.إنه ينضم إلى أحد النردات في حزمة.يتكون كل قالب من كتلة IP بواجهة مادية.يمكن أن يتواصل أحد النردات بواجهة مشتركة مع قالب آخر عبر سلك قصير المدى.

تعمل الصناعة على تطوير العديد من تقنيات الواجهة - ناقل الواجهة المتقدم (AIB) ومجموعة الأسلاك (BoW) و CEI-112G-XSR و OpenHBI.

تقوم مجموعة Open Domain-Specific Architecture (ODSA) بتطوير اثنتين من هذه الواجهات - BoW و OpenHBI.OpenHBI هي تقنية ربط بيني مشتق من معيار HBM.يدعم BoW الحزم المختلفة.كلاهما في البحث والتطوير.

تسمى تقنية Intel-die-to-die AIB.تقوم إنتل أيضًا بتطوير شرائح أو بلاطات متوافقة مع AIB.طورت الشركة 10 بلاطات مع 10 أخرى قيد التنفيذ ، مثل أجهزة الإرسال والاستقبال ومحولات البيانات وضوئيات السيليكون ومسرعات التعلم الآلي.

بينما تستمر Intel في وضع القطع في مكانها لتطوير شرائح chiplets ، يمكن أيضًا لصانعي الأجهزة الآخرين الحصول على تقنية AIB وتطوير هياكل مماثلة باستخدام IP الخاص بهم أو الخاص بطرف ثالث.

تمتلك Intel حق الوصول إلى AIB لمنتجاتها الداخلية.يتم تقديم AIB أيضًا كتقنية مفتوحة المصدر وخالية من حقوق الملكية لأطراف ثالثة على موقع CHIPS Alliance.

إصدار جديد من AIB قيد الإعداد.أصدر تحالف CHIPS ، وهو اتحاد صناعي ، مؤخرًا مسودة مواصفات الإصدار 2.0 من AIB.يحتوي AIB 2.0 على أكثر من ستة أضعاف كثافة عرض النطاق الترددي للحافة من AIB 1.0.

ومع ذلك ، فإنه بالنسبة لمعظم الشركات ، يعد تطوير هياكل تشبه الشرائح الصغيرة تحديًا كبيرًا.لا تزال القدرة على الحصول على chiplets قابلة للتشغيل البيني والمختبرة من بائعين مختلفين نموذجًا غير مثبت.

هناك حل هنا.على سبيل المثال ، يقوم Blue Cheetah Analog Design بتطوير مولد لـ AIB.يتيح المولد كتل مخصصة AIB جاهزة لتسجيل الخروج عبر عمليات مختلفة.قال كريشنا سيتالوري ، الرئيس التنفيذي لشركة Blue Cheetah: "من خلال إنتاج كتل مخصصة بسرعات الضغط على الزر ، تعمل مولدات Blue Cheetah على تقليل الوقت اللازم للتسويق والجهد الهندسي المطلوب لإنتاج IP جاهز للإخراج الشريطي".

هذا لا يحل كل المشاكل.لسبب واحد ، تتطلب chiplets موتًا جيدًا معروفًا.إذا حدث خلل واحد أو أكثر في المكدس ، فقد تفشل الحزمة بأكملها.لذلك يحتاج البائعون إلى إستراتيجية تصنيع سليمة مع تحكم جيد في العمليات.

قال تيم سكونز ، نائب رئيس البحث والتطوير في CyberOptics: "نظرًا لأن عمليات التعبئة والتغليف المتقدمة أصبحت معقدة بشكل متزايد مع ميزات أصغر ، فإن الحاجة إلى التحكم الفعال في العملية مستمرة في النمو"."تكلفة الفشل مرتفعة نظرًا لأن هذه العمليات تستخدم قوالب جيدة معروفة ومكلفة."

المزيد من chiplets
بالنسبة للحزم المتقدمة ، يستخدم البائعون مخططات الترابط الحالية.في العبوات ، يتم تكديس القوالب وتوصيلها باستخدام مضخات وأعمدة نحاسية.توفر المطبات / الأعمدة توصيلات كهربائية صغيرة وسريعة بين الأجهزة المختلفة.

المضخات / الأعمدة الأكثر تقدمًا هي هياكل صغيرة مع 40 ميكرومتر إلى 36 ميكرومتر.تم تطوير المطبات / الأعمدة باستخدام معدات مختلفة.بعد ذلك ، يتم تكديس القوالب وتجميعها باستخدام آلة تسوية الويفر.

لهذا الغرض ، تستخدم الصناعة رابطة الضغط الحراري (TCB).يلتقط بوندر TCB نردًا ويقوم بمحاذاة النتوءات مع تلك الموجودة في نرد آخر.

TCB عملية بطيئة.بالإضافة إلى ذلك ، تقترب النتوءات / الأعمدة من الحد المادي ، في مكان ما حول 20 ميكرون من الملاعب.

هذا هو المكان الذي تتناسب فيه تقنية جديدة تسمى الترابط الهجين. لا يزال في البحث والتطوير للتعبئة ، تموت مداخن الترابط الهجين والسندات باستخدام وصلات النحاس إلى النحاس.يوفر نطاقًا تردديًا أكبر مع طاقة أقل من الطرق الحالية للتكديس والترابط.

تقوم المسابك بتطوير روابط هجينة للتغليف المتقدم.TSMC ، على سبيل المثال ، يعمل على تقنية تسمى System on Integrated Chip (SoIC).باستخدام الترابط الهجين ، تتيح تقنية SoIC من TSMC تصميمات تشبه الشرائح ثلاثية الأبعاد في درجات أقل من 10 ميكرومتر.

مؤخرًا ، كشفت TSMC عن خارطة طريق SoIC الخاصة بها.بحلول نهاية العام ، ستطلق SoIC مع مسافات سندات 9μm ، تليها 6μm في منتصف عام 2021 و 4.5μm في أوائل عام 2023.

لا يعد نقل الروابط المختلطة من المختبر إلى المصنع عملية بسيطة.قال ستيفن هيبرت: "تتضمن تحديات العملية الرئيسية للربط النحاسي الهجين التحكم في عيوب السطح لمنع الفراغات ، والتحكم في المظهر الجانبي للسطح على مستوى النانومتر لدعم تلامس الوسادة الهجين القوي ، والتحكم في محاذاة الوسادات النحاسية على القالب العلوي والسفلي" ، مدير أول للتسويق في KLA.

وفي الوقت نفسه ، يقوم آخرون أيضًا بتطوير شيبتس.في صناعة الاتصالات ، على سبيل المثال ، تدمج الشركات المصنعة للمعدات الأصلية (OEM) مجموعة كبيرة من مفاتيح Ethernet في الأنظمة.يتكون SoC من قالب تبديل Ethernet و SerDes على نفس الشريحة.

قال ناثان تريسي ، تقني ومدير معايير الصناعة في TE Connectivity ، "بينما ننتقل إلى سرعات أعلى ، ومع انتقال الطباعة الحجرية إلى أشكال هندسية دقيقة ، فإن الهياكل التناظرية والرقمية لا تتماشى مع الحجم".تريسي هو أيضا رئيس المنظمة الدولية للفرنكوفونية.

"إذا كان لديك مفتاح يموت ، فإنه يحتوي على جزء رقمي.بعد ذلك ، لديك SerDes ، جهاز تسلسلي / جهاز إلغاء التسلسل الذي يوفر الإدخال / الإخراج للشريحة.هذا هيكل تمثيلي.قال تريسي.

بينما تتحرك الأنظمة نحو معدلات بيانات أسرع ، تشغل SerDes مساحة كبيرة جدًا.لذلك في بعض الحالات ، يتم فصل وظيفة SerDes عن القالب الأكبر وتقسيمها إلى قوالب صغيرة أو شرائح.

بعد ذلك ، يتم دمج جميع القوالب في وحدة MCM.توجد شريحة التبديل الكبيرة في المنتصف ، وهي محاطة بأربعة وحدات إدخال / إخراج أصغر.

هذا هو المكان المناسب للمعايير هنا.تقوم OIF بتطوير تقنية تسمى CEI-112G-XSR.XSR يربط chiplets والمحركات الضوئية في MCMs.

استنتاج
من الواضح أن التغليف المتقدم هو سوق محموم بعدد متزايد من الخيارات الجديدة.

هذا مهم للعملاء.لن تختفي Monolithic dies مع تحجيم الرقائق.لكنها تزداد صعوبة وتكلفة في كل منعطف (من مارك لابيدوس)